RigorFlow 芯片设计全流程管理软件是一款用来提升整个项目设计效率和QoR的芯片全流程管理工具，简明直观的可视化界面帮助工程师提升工作效率以及工程质量，同时也可以帮助管理者方便快速识别项目进度和问题点，设计全流程管理的同时也会方便团队跨部门协作以及设计师个人任务的数据提取和汇总展示。该工具支持客制化定制与改造，兼容不同场景下的二次开发，助力芯片设计全流程管理标准化。该工具已得到知名大客户认可。

RigorCons时序约束管理软件是一款用来约束并管理贯穿于数字芯片后端设计多个阶段SDC的自动化工具，该工具运用日观多年实践经验的约束条件来自动并行检查验证多个SDC，尽早发现每个SDC中的缺失和错误，大幅减少人工审查SDC的时间，缩短迭代周期，避免流片造成的巨大损失，让设计师们有更多的精力解决更棘手的问题。该工具包含五个核心引擎：基于规则（Rule-based)引擎，形式化（Formal-based)引擎，等价性（Equivalence)引擎，层次化（Hierarchical)引擎，时序预算（Timing Budgeting)引擎。该工具处理过4GB以上的SDC文件，已经在大型客户得到验证。

上海日观芯设自动化有限公司（Rigoron）是一家专注于数字集成电路EDA后端设计签核(signoff)的软件研发和本地化服务供应商，核心研发人员拥有博士学位和国际公司经验。公司愿景是成为国内数字后端全流程EDA开发的领导者，达到并超越国际水平，公司使命是在约束签核，时序分析，物理验证等多点突破国际垄断。公司总部位于上海，在济南，成都，广州均设有分公司。

市场: business@rigoron.com; zhoujin@rigoron.com